Ошибаюсь, транзисторы Q1 и Q3 будут постоянно закрыты, а Q2 и Q4 постоянно закрыты при отсутствии управляющего напряжения.
При подаче логической единицы (напряжения) на, допустим, пару Q1-Q2, на паре Q3-Q4 будет логический ноль. В этом случае транзисторы Q1 и Q4 будут открыты, а Q2 и Q3 закрыты.
При подаче логической единицы на пару Q3-Q4, на паре Q1-Q2 будет логический ноль. Транзисторы Q2 и Q3 будут открыты, а Q1 и Q4 закрыты.